DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

03248753

Image available

THIN FILM SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUB. NO.:

02-224253 **[JP 2224253** A]

PUBLISHED:

September 06, 1990 (19900906)

INVENTOR(s): KO CHIYUUKOU

AOYAMA TAKASHI

ANDO HIDEMI

KONISHI NOBUTAKE

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

01-042993 [JP 8942993]

FILED:

February 27, 1989 (19890227)

INTL CLASS:

[5] H01L-021/336; H01L-021/268; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS)

JOURNAL:

Section: E, Section No. 1004, Vol. 14, No. 528, Pg. 144,

November 20, 1990 (19901120)

ABSTRACT

PURPOSE: To reduce the process number by making a protective film and a gate insulating film of the same film.

CONSTITUTION: After piling amorphous silicon films 2 on a glass substrate this silicon film 2 is cut into islands by a hot etching process. Then, oxide silicon films 3 are deposited on this silicon film 2 and excimer laser light 4 having the wavelength of 308nm is irradiated from above the oxide film 3 to anneal the amorphous silicon film 2. That is, the silicon oxide film 3 is used as a protective film for laser light irradiation, later, a gate electrode 34 is provided on the insulating film 3 for using the silicon oxide film 3 in a laser irradiation region as a gate insulating film as it is. Thereby, the process can be reduced.

DIALOG(R)File 352:DERWENT WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

008429118 **Image available**

WPI Acc No: 1990-316119/199042

Mfr. of thin-film FET - forms gate insulation film by annealing silicon oxide film on semiconductor film by irradiation with light beam $\frac{1}{2} \int_{-\infty}^{\infty} \frac{1}{2} \left(\frac{1}{2} \int_{-\infty}^{\infty$

NoAbstract Dwg 1/2

Patent Assignee: HITACHI LTD (HITA)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 2224253 A 19900906 JP 8942993 A 19890227 199042 B

Priority Applications (No Type Date): JP 8942993 A 19890227

Title Terms: MANUFACTURE; THIN; FILM; FET; FORM; GATE; INSULATE; FILM;

ANNEAL; SILICON; OXIDE; FILM; SEMICONDUCTOR; FILM; IRRADIATE; LIGHT;

BEAM; NOABSTRACT Derwent Class: L03; U11

International Patent Class (Additional): H01L-021/33; H01L-029/78

File Segment: CPI; EPI

⊕ 公 開 特 許 公 報 (A) 平2-224253

Sint. Cl. "

識別記号

庁内整理番号

❷公開 平成2年(1990)9月6日

H 01 L _1/336 21/268 29/784

Z

7738-5F

8624-5F H 01 L 29/78 3 1 1 Y 審査請求 未請求 請求項の数 4 (全4 頁)

60発明の名称 薄膜半導体装置の製造方法

②特 頭 平1-42993

②出 顧 平1(1989)2月27日

茨城県日立市久慈町4026番地 株式会社日立製作所日立研 行 曲 伊発 明 者 胡 究所内 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 伊発 明者 Ш 隆 究所内 美 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 英 個発 畑 者 安 究所内 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 79発 明 者 西 侰 武 穷所内 東京都千代田区神田駿河台 4 丁目 6 番地 勿出 顋 人 株式会社日立製作所 弁理士 小川 勝男 外2名 四代 理 人

明 樹 青

1.発明の名称

·脊膜半導体装置の製造方法

- 2. 特許請求の範囲
 - 1. 絶象基板上に形成される薄膜半導体装置の製造方法において、微膜半導体装置を形成する半 連体膜の上にシリコン酸化膜を形成した後。その臓を通して、光を照射して、半導体膜をアニールし、光照射領域のシリコン酸化膜をそのままゲート絶象膜にすることを特徴とする薄膜半導体装置の製造方法。
 - 2、絶象基板上に形成される存践半導体装置を製造する方法において、存業半導体装置を形成する半導体膜の上に、厚さがI000人以上、2000人以下の範囲でかつ。照射する光の波長を入としたときに、譲厚が

1 5.94 × n ± 2 0 0 Å (n = 1,2,3, ...)

となるようにシリコン酸化膜を形成した後,そ の臓を運して前記被長入の光を照射して,半導 体膜をアニールし,光原射領域のシリコン酸化 膜をそのままゲート絶象膜にするとことを特徴 とする確認半導体装置の製造方法。

- 3. 絶象基框上に形成される薄膜半導体装置を製造する方法において、薄膜半導体装置を形成する半導体膜の上に、厚さ1300人以上、1700人以下のシリコン酸化膜を形成した後、その膜を通して波長308nmの光を照射して、光度が膜をアニールし、光度射気域のシリコン酸化膜をそのままゲート絶縁膜として使用することを特徴とする薄膜半導体装置の製造方法。
- 4. 請求項2において。上記半導体膜をシリコン 膜にすることを特徴とする存痕半導体装置の製 治方法。
- 3. 発明の詳細な説明

[産業上の利用分野]

〔従来の技術〕

從来は特別昭52-2068 13号公領に記載 よう

に、存譲トランジスタの半導体層をピームアニールで移動品化する当り、空気中の不純 が扱入しないように平導体層に保護膜を設けて行っていた。アニール後、この保護膜を除去して、ゲート絶縁 膜を設けて、ゲート膜を形成する。こ 膜、保護 臓の特性として、

- ① エネルギービームの透過性が良いこと。
- ② エネルギービームに対して、反射助止の役目になること。
- ③ 再結晶化すべき半導体層の物質とヌシが良いこと。
- ② アニール後に容易に除去出来ること。 が事求される。

そのため、一般にSiO。, SiN. V膜などが用いられる。

又、ゲート絶縁膜の特性として

- ① 絶象計圧が十分であること。
- ③ 再結晶すべき半導体層の物質とスレが良いなど半導体層と、良い界面が出来ること。 が要求される。

0 入以上,1 7 0 0 人以下のシリコン酸化咳を形成しゲート組兼膜として使われる。

このシリコン酸化酶を通して、波氏308nmの増外光を駆射して、半導体膜層をアニールしてこのシリコン酸化膜をレーザ光限射像保護として使用し、その後、その絶縁膜上にゲート電極を設けレーザ原射領域の前配シリコン酸化膜をそのままゲート絶縁膜として用いる方法である。

(作用)

以下。本発明の作用について説明する。

半導体膜表面には積々の不純物が吸着しており、 半導体膜上を増積させると、これらの不純物が半 潜体一触動物の界面単位を形成する。しかし、レ 一ザによって半導体層をアニールすると、界面付 近の不純物は半導体の厚さ方法に拡散し、MOS 構造によって半導体一絶微物界面に課起されたや ヤリアはトラップされる確立が減る。このため、 キャリア 移動度は増加し、トランジスタのしき い電圧は減少する。ここで、絶象膜を生ると、 により除き、新たにゲート絶象膜を増積させると。 そのため、SiO。が最も一般に使われている。 (発明が解決しようとする無量)

レーザ照射 保護職,ゲート結婚職はそれぞれの目的に合せ、その材料及び臓の厚さが使われている。そのため、臓の形成は別々のプロセスで行われている。その結果、プロセス数が多いことに問題があった。又、上述保護戦のエッチング工程において、半導体層の提倡やエッチングによる汚染などの問題があった。

本発明の目的は、保護膜とゲート絶象膜を同一 膜にすることによって、プロセス数を低減し、又 保護膜のエッチング工程をなくすことによって、 清浄な半導体一絶象膜界面を得ようとすることで ある。

本発明の他の目的は、適切に隣の厚さを選択することによって、先風射の効率を最高に保ちながら、耐圧力を持つゲート絶象膜を得ることにある。 (無風を解決するための手度)

上記目的を達成するために以下の手段を用いた。 すなわちアニールすべき半導体膜層の上に130

半導体ー絶縁膜界面にはエッチングによる損傷が 入るだけでなく。再度、不純物が取込まれること になる。したがって、キャリアの移動度は減少し、 トランジスタのしきい電圧は増加する。

レーザ光が酸化シリコン族を通して、半導体膜に照射される際に、干渉効果によって、半導体層に到達する光の強度は変る。この干渉効果は、入射光の波長、酸化シリコンと半導体膜の光学係数及び酸化シリコンの厚さに依存する。

被長308nmの光を膜に銀底に照射する場合。 酸化シリコンの厚さ(d)と半導体膜表面に到達 すする光の強度(T)(シリコン膜の透光率)と の間、第2回に示すように次のような関係がある。

Tが最大になる条件は:

 $d = 520 \times (1 + 2 N) A$,

 $N = 0, 1, 2, \cdots$

てが最小になる条件は:

d=1040×A, N=0, 1, 2, ...

すなわち、酸化シリコン膜の厚さ(d)が 5 20人、1560人、… 時、最も光照射 効率 が良いである。又、計算の制度を考慮に入れたら、 それぞれ、500人<d<750人及び、130 0人<d<1800人の範囲になる。

一方、多緒品シリコンで構成されるTPT 場合、ゲート電圧は 10~50 Vであ 。 この電圧で絶象破壊を起こさせないためにはゲート組織 膜を1200人~1700人の酸化シリコンにすればよい。しかもしきい電圧はさきほど上昇しないで済むことが分かった。

(字前例)

以下,本発明の一実施例を第1 関により説明する。第1 関に示すように, 重点 5 8 0 ℃のガラス 基板 (1) の上に, LPC V D 独により、約1 5

600で、24時に於て、ソース(31)、ドレイ(32)領域の不義物活性化を行う。その後、AB配線(36)し、透明電極ITOを増積させる。ホトエッチ工程によって液晶ディスプレイ機TFTを形成する。

上述した実施例では、風射光の被長は308mmとしたが、それ以外の被長の光の場合も本発明は使える。たとえば、被長が248.4 nmのkrFレーザの場合、最適敵化シリコン族の厚さは1200 A以上1400人以下である。

さらに、上述実施例では、再結晶すべき半導体 屋(2)をシリコン膜としたが、それ以外の任意 好盗な材料の半導体層としても良い。

(発明の効果)

本発明によれば、シーザ風射保護側とゲート値 無限を同一腹にすることが出来るので、プロセス 低減が出来る。

又、レーザ照射保護膜のエッチング工程をなく したことによって、こ 工程によって起こる半導 体層の損傷、持续の起こる可能性がなくした。 00人の厚さのアモルファスシリコン酸(2)を 地積させた後。こ シリコン膜をホット, エッチ の工機によって, 島切った。このシリコン膜の上 にAPCVD法により酸化シリコン膜(3)を1 560人デポした。この酸化シリコン膜(3)の 上から波長308nmのエキシマレーザを300 m J / o m ⁴ の強度で敷射し、アモルファスシリコ ン膜(2)をアニールした。この藤第2回に示す ように, アモルファスシリコン膜上の酸化シリコ ン臓の厚さが1300で人以上, 1800人以下 であれば, レーザ光の透光率が最も良い。このた め、効率良くシリコン膜をアニールできた。

その後、第3回の弾脈トランジスターの斯面構造図に示すように、酸化シリコン膜3をそのままゲート絶縁酸にし、そのゲート電極機にLPCVDシリコン膜を1000人堆積させる(34)。ボト、エッチ工程によって兼子部を形成し、イオン打ち込み法によりP(リン)を30ke Vのエネルギーで5×10 のドース量を与える。その上にキャッピング膜(35)を1000人形成した後、


さらに、光の干渉効果を利用して、酸化シリコン膜の厚さを1300人以上、1700人以下すなわち、光の透光率の最も良い厚さにすることによって、光度射エネルギーを最大限に利用することが出来る。

4. 國面の簡単な説明


第1回は本発明を示すレーザ照射時の半導体を 構成する膜の斯面図である。第2回はシリコン鉄 上に形成される酸化シリコン(SiOェ)膜の厚さ とその膜を透過する故長308mmの光の透過光 強度の関係を示す図である。第3回は本発明を応 用した一実施例(TPT)の新面構造図である。 2 …保護機、ゲート絶象機となる酸化シリコン膜 、4 … レーザ光、3 4 … ゲート電極膜

代理人 非理士 小川野多





第 1 回




ル かタス基板


2- シリコン膜

3… 酸化シリコン膜

4…レーザ 光



集 3 回



31… ソース 32… ドレイン 33… ゲートを推展 35… バンペーシン派

36 - アルミを径

手統 補 正 書(方式) * * * 1 * * 6 * 12 * 6 *

特許庁 長 官 吉田 文 教 級 耶 件 の 表 示 平 成 - 田 (年 特許顕 第 42993

児 明 の 名 称 尊膜半導体機器の製造方法

補正をする者 - 4件との関係 特許出類人 - 8 (San) 株式会社 日 立 製 作 所

代理.人

4(予200) 東京都千代田区九の内一丁目5番1号 東大会社 日立智作所内 4条 48232-118(人代末)

R B(0000)分組士 小 川 野 棚正命合の日付 平成1年8月30日(発送日)

ま 上 の 対 東 図画の食園

値 正 の 内 ち 服者に最初に兼付した民国の赤者・別紙のと≫り (内容に変更なし)